Re: [討論] Low Power?

看板CSSE (電腦科學及軟體工程)作者 (Yukuan)時間19年前 (2005/08/13 13:25), 編輯推噓0(000)
留言0則, 0人參與, 最新討論串2/23 (看更多)
※ 引述《WYchuang (打不留歪莊)》之銘言: > 看到有人在討論Embedded System > 不禁就開始想到Low Power 要 mobile embedded system 比較有 low power 的需求; 精確點講,要靠電池供電的才比較迫切需要 low power > 以軟體軟體來達到Low Power的algorithm近年來開始熱門 > 不論從Compiler、OS、Application似乎都有人做

61.228.69.55 08/12,
我也很想了解耶 老師上課有提過一點點
61.228.69.55 08/12

210.59.94.118 08/12,
感覺上sensor network做了很多low power ^^
210.59.94.118 08/12

210.59.94.118 08/12,
其實我不是很了,只是修過一次課>< 但和embeded
210.59.94.118 08/12

210.59.94.118 08/12,
有差,因為sensor可以輪休,embeded只有自己.orz
210.59.94.118 08/12

218.171.140.141 08/13,
從Application的角度, 能減少可減少的運算當然
218.171.140.141 08/13

218.171.140.141 08/13,
可以省下不少電力, 不過這邊我也有個問題, 我看
218.171.140.141 08/13

218.171.140.141 08/13,
到的很多論文中對於電力消耗的推估都是透過一些
218.171.140.141 08/13

218.171.140.141 08/13,
數學模型去驗證論文中所提到的方法比較省電, 不
218.171.140.141 08/13

218.171.140.141 08/13,
過這是理論上的方法, 不知道在實務面上對於電力
218.171.140.141 08/13

218.171.140.141 08/13,
消耗的比較上有沒有比較好的方法??
218.171.140.141 08/13
實務上,你要選擇省電的 MCU 及省電的裝置,沒事作時盡量讓 MCU 的 clock 振慢 點,最好能根據忙碌程度來調整 clock 的 頻率... -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 61.59.12.229
文章代碼(AID): #12_OHGlP (CSSE)
討論串 (同標題文章)
本文引述了以下文章的的內容:
3
10
以下文章回應了本文
完整討論串 (本文為第 2 之 23 篇):
3
10
0
2
1
1
文章代碼(AID): #12_OHGlP (CSSE)