[問題] VERILOG/VHDL 現在用的除法
請問各位大大 在VHDL中現在用的除法要怎麼寫
聽說只需要3-5行就可以寫出來了~可是我怎麼找都找不到這總方法
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 218.164.224.56
→
12/11 14:38, , 1F
12/11 14:38, 1F
討論串 (同標題文章)
以下文章回應了本文:
完整討論串 (本文為第 1 之 3 篇):
Programming 近期熱門文章
PTT數位生活區 即時熱門文章