Re: [閒聊] 潮玩客 SN850偷換硬體又掉速 sn750緩內寫

看板PC_Shopping (個人電腦購買)作者ctes940008 (中國台北正夯)時間2年前 (2021/11/15 20:46)推噓7(7推 0噓 15→)

留言22則, 10人參與討論串5/5 (看更多)

先說結論 2021版本的SN750還是存在這個MPS128問題。所以，最快的解法就是插到CPU直通M2插槽。通常是M2.1(較靠近CPU的那個插槽) 次快的解法是參考yuu123大大之前文章，避開所提到的那些AMD主機板內建網卡型號名單 ※討論文章 https://www.ptt.cc/bbs/PC_Shopping/M.1624887410.A.C2A.html 螃蟹 RealTek 8168 Intel AC9260 ，AX200，AX201 PS：若使用Intel主機板，應該就沒這些事。 ———————————————————————————— 正文開始目前配備 CPU：AMD R5 3600 MB ：MSI B450M Mortar Max M2 ：Intel 600P 256GB + WD SN750 1TB 先來看個圖，AMD 400系列晶片組確實可以支援MPS512。 https://i.imgur.com/jTFvNGC.jpeg

若是你把SN750 插在 M2.2插槽你會發現MPS被限制在128 https://i.imgur.com/X7twyWX.jpeg

這應該是B450M Mortar Max內建網卡為RealTek 8168所造成的結果。 https://i.imgur.com/Ow4hzfY.jpeg

開啟WD內建軟體可以發現通道被限制為PCIe2.0x4 https://i.imgur.com/jHfEHYP.jpeg

M2.2插槽跑分超級難看，比yuu123大大比較圖還扯 https://i.imgur.com/x5Wpxd5.jpeg

SN750盒子可是標榜可以跑到3430 MB/S 現在卻連一般的速度都不到 ——————————————————————————— 反觀把SN750換到第一個M2插槽，然後Intel 600P換到第二個M2插槽。 PCIe從Gen2跳到Gen3 https://i.imgur.com/VwgZLA8.jpeg

查看MPS 256正常運作 https://i.imgur.com/df0bXlI.jpeg

繼續用CrystalDiskMark跑分看看 https://i.imgur.com/pakDxlC.jpeg

讀取3423MB/S；寫入3080MB/S 就符合原廠標示速度正文結束 ———————————————————————————— 想要在這邊順便問一下 SN750平常待機大概47～50度，跑分70度C 這樣子需要貼個M2散熱片嗎？還是日常爽爽用就好？ ※ 引述《yuu123 (yuu)》之銘言 : ※ 引述《adrianex77 (夠胖gofat)》之銘言： : : 先上網站： : : https://youtu.be/e5qjT-wRk1U

: : 簡單而言就是sn750黑標在AMD平臺晶片m.2上，快取寫入會從3100mb/s掉到1000mb/s : : 然後sn850新出廠的新的硬體，而使新舊韌體不適用導致也掉速 : : 不確定是全部產品都這樣勒，還是區域出廠產品有問題。 : : wd呵呵 : 恩？ : 這個不就我之前6月底在板上測的MPS的問題嗎？ : [心得] PCIe Maximum Payload Size與SSD效能問題 : https://www.ptt.cc/bbs/PC_Shopping/M.1624887410.A.C2A.html : 頻道主把MPS打錯打成MSP : 害我一直想到Message Send Protocol : 耐著性子把影片看完 : 只能說影片資訊有夠不專業 : MPS在本質上 : 與PCIe節點上的最低MPS值的裝置有關 : 取該節點上MPS的最大公因數，也就是最小值為主 : 與晶片組的關系，反而是比較次之的因素 : 把所有問題歸咎在晶片組身上，根本就亂講一通 : 頂多你只能說Intel的晶片組對PCIe的切割法 : 實際上比較像是網路用的Router : 就像Router後面LAN的MTU一樣 : 可以跟WAN那邊的MTU不同 : 比較正確的解釋 : 可以參考當初po文最下面推文yymeow大的說法 : 他用的字詞才是最正確的，我都在亂講 : 過了晶片組後面裝置的MPS : 可以不與晶片組間連接的MPS相同 : 所以接Intel晶片組後方的裝置 : MPS的數值並不會完全一樣 : 果然Intel本家實際上是在賣晶片組的，沒毛病 : 然後AMD的晶片組對PCIe的切割法 : 就比較像網路用的Switch : 要求接在晶片組後方的該PCIe節點後的裝置 : 一律平權，MPS取最大公因數 : 我在想這大概是因為AMD對消費級的設計概念 : 就是CPU本身就是顆SoC的關系 ---- Sent from BePTT on my Google Pixel 5 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 223.139.151.163 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/PC_Shopping/M.1636980413.A.AC7.html

→

Cubelia

11/15 20:51, 2年前 , 1^F

11/15 20:51, 1^F

→

Cubelia

11/15 20:52, 2年前 , 2^F

11/15 20:52, 2^F

→

Cubelia

11/15 20:53, 2年前 , 3^F

11/15 20:53, 3^F