Re: [閒聊] 潮玩客 SN850偷換硬體又掉速 sn750緩內寫

看板PC_Shopping (個人電腦購買)作者yuu123 (yuu)時間2年前 (2021/09/17 22:40)推噓16(16推 0噓 3→)

留言19則, 17人參與討論串2/5 (看更多)

※ 引述《adrianex77 (夠胖gofat)》之銘言： : 先上網站： : https://youtu.be/e5qjT-wRk1U

: 簡單而言就是sn750黑標在AMD平臺晶片m.2上，快取寫入會從3100mb/s掉到1000mb/s : 然後sn850新出廠的新的硬體，而使新舊韌體不適用導致也掉速 : 不確定是全部產品都這樣勒，還是區域出廠產品有問題。 : wd呵呵恩？這個不就我之前6月底在板上測的MPS的問題嗎？ [心得] PCIe Maximum Payload Size與SSD效能問題 https://www.ptt.cc/bbs/PC_Shopping/M.1624887410.A.C2A.html 頻道主把MPS打錯打成MSP 害我一直想到Message Send Protocol 耐著性子把影片看完只能說影片資訊有夠不專業 MPS在本質上與PCIe節點上的最低MPS值的裝置有關取該節點上MPS的最大公因數，也就是最小值為主與晶片組的關系，反而是比較次之的因素把所有問題歸咎在晶片組身上，根本就亂講一通頂多你只能說Intel的晶片組對PCIe的切割法實際上比較像是網路用的Router 就像Router後面LAN的MTU一樣可以跟WAN那邊的MTU不同比較正確的解釋可以參考當初po文最下面推文yymeow大的說法他用的字詞才是最正確的，我都在亂講過了晶片組後面裝置的MPS 可以不與晶片組間連接的MPS相同所以接Intel晶片組後方的裝置 MPS的數值並不會完全一樣果然Intel本家實際上是在賣晶片組的，沒毛病然後AMD的晶片組對PCIe的切割法就比較像網路用的Switch 要求接在晶片組後方的該PCIe節點後的裝置一律平權，MPS取最大公因數我在想這大概是因為AMD對消費級的設計概念就是CPU本身就是顆SoC的關系 CPU才是老大，跟Intel的晶片組才是老大的設計方向有很明顯的不同所以其結果就是會出現像ASUS ROG STRIX B550-A GAMING 這種明明是接在晶片組後面的M.2插槽但MPS: 512 bytes的板子出現我敢說如果拿這塊板子來測接在晶片組後方的M.2插槽就絕對不會出現因MPS而降速的問題稍微再離題一下聊一下個人的想法就這個MPS的問題來說至少就2020年版本的SN750 主控的確需要在MPS ≧ 256 bytes時，才會有最佳效能但2021年版的SN750，是不是照這位頻道主所說因MPS的關系導致寫入速度從3100MB/s降到剩1150MB/s的部份這就要看有沒有人最近買SN750 1TB以上的版本並願意做測試了寫在最後至於這個PCIe MPS(Maximum Payload Size) 如果用稍微懂網路架構的概念來說本質上跟網路的MTU(Maximum Transmission Unit) 應該是差不多概念的東西因為串(封)流(包)的頭尾都有必要的開銷真正可用的空(資)間(訊)只能在MPS(或MTU)設計內的大小中傳輸所以若MPS(或MTU)愈大，對大部份的高流量負載來說的確是有正面幫助的以網路封包的解決方案來說，就是Jumbo Frame 將包的大小一口氣從約1500 bytes上下提升到9000 bytes以上額外開銷從原本的5.07%降至0.86% 效能增進可謂巨大只是我必須說WD真的有點蠢至少對當初購買SN850回來並插在MPS: 128 bytes的插槽上的使用者來說那個寫入速度真的感人連MPS都沒測過較低128 bytes的數值就拿出來賣難怪會被叮到滿頭包... -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.44.61.112 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/PC_Shopping/M.1631889601.A.AF3.html

推

sdbb

09/17 22:48, 2年前 , 1^F

09/17 22:48, 1^F

推

comipa

09/17 23:23, 2年前 , 2^F

09/17 23:23, 2^F

→

mikapauli

09/17 23:44, 2年前 , 3^F

09/17 23:44, 3^F