[問題] RME Word Clock Module已回收

看板Headphone (耳機)作者 (Tears)時間13年前 (2012/09/22 11:31), 編輯推噓1(1072)
留言73則, 4人參與, 最新討論串1/1
本身是用RME HDSP 9632 其實我也才剛用RME家的東西不到半年 再加上本身沒入魔那麼深,所以到現在還搞不懂clock是什麼~ 有大大可以解釋一下clock這東西嗎? 另外想請問RME的word clock module是幹嘛的? 能提升音質嗎? 我是用類比輸出的~ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 114.36.127.212 Scaroftears:轉錄至看板 Audiophile 09/22 11:32 Scaroftears:轉錄至看板 DigitalMusic 09/22 11:32

09/22 11:44, , 1F
沒有打算另外買clock,就不用管這件事 XD
09/22 11:44, 1F

09/22 11:45, , 2F
訊號資料準時很重要
09/22 11:45, 2F

09/22 11:51, , 3F
所以如果再買一個wcm的話,除了接9632,還要接什麼嗎?
09/22 11:51, 3F

09/22 11:58, , 4F
如果DAC有clock in的話...(有這功能的最便宜DAC應該是192?
09/22 11:58, 4F

09/22 12:01, , 5F
請問clock是怎麼作用的? 想知道原理~
09/22 12:01, 5F

09/22 12:03, , 6F
推 lowenli:訊號資料準時很重要
09/22 12:03, 6F

09/22 12:08, , 7F
每一台機器的clk都有可能不太一樣,例如說前端sampler設定
09/22 12:08, 7F

09/22 12:09, , 8F
96000Hz取樣,實際上因為clk中心偏移,而是以95997Hz取樣
09/22 12:09, 8F

09/22 12:10, , 9F
傳輸的時候若使用clk內含的傳輸,又偏一點點,後面收到
09/22 12:10, 9F

09/22 12:10, , 10F
不會知道這個狀況,就用96000Hz重建,但是這個機器又剛好
09/22 12:10, 10F

09/22 12:11, , 11F
偏另外一邊,以96003Hz波形,結果就...當然這裡的數字只是
09/22 12:11, 11F

09/22 12:11, , 12F
舉例而已...實際上... Orz
09/22 12:11, 12F

09/22 12:14, , 13F
所以如果clk不準,資料的傳輸就會GG囉? 好像手錶沒準
09/22 12:14, 13F

09/22 12:14, , 14F
結果沒搭到車一樣....
09/22 12:14, 14F

09/22 12:14, , 15F
還有clock的穩定度的問題... 也就是jitter (逃)
09/22 12:14, 15F

09/22 12:15, , 16F
資料傳輸這個論述的前提是你用9632數位輸出給DAC...
09/22 12:15, 16F

09/22 12:16, , 17F
那如果加購了rme的wcm,對於音質上的幫助會明顯嗎?
09/22 12:16, 17F

09/22 12:17, , 18F
印象中RME的WCM只是提供clock的I/O,要有提升你還需要買
09/22 12:17, 18F

09/22 12:17, , 19F
所以用9632的類比輸出的話,有沒有clock都無所謂囉?
09/22 12:17, 19F

09/22 12:18, , 20F
獨立的Clock或是有clock輸入的DAC,前者至少破萬、後者至少
09/22 12:18, 20F

09/22 12:18, , 21F
破五萬...
09/22 12:18, 21F

09/22 12:19, , 22F
你買WCM再加一台G-0Rb應該就會有所提升了吧~ (喂)
09/22 12:19, 22F

09/22 12:19, , 23F
QQ"
09/22 12:19, 23F

09/22 12:20, , 24F
通常...跨設備或是跨clk domain才需要考慮wcm...
09/22 12:20, 24F

09/22 12:23, , 25F
嫌棄內建的clock,也可以考慮WCM接高級clock XD
09/22 12:23, 25F

09/22 12:24, , 26F
所以才說通常...看看那精美的 0.0001ppm 0.5ps(被拖走
09/22 12:24, 26F

09/22 12:25, , 27F
另外跨設備或是跨clk domain通常有做PLL,不會抓不到訊號的
09/22 12:25, 27F

09/22 12:25, , 28F
啦~ XD
09/22 12:25, 28F

09/22 12:28, , 29F
跨越到不同clk source的區域,就有可能會有重建上的問題
09/22 12:28, 29F

09/22 12:28, , 30F
發燒友本來就不是常人,有一些狂熱的作法也是很自然的~ XD
09/22 12:28, 30F

09/22 12:29, , 31F
PLL本身就是個很麻煩的東西 XD
09/22 12:29, 31F

09/22 12:30, , 32F
用上PLL通常就可以重建得還不錯了啦~
09/22 12:30, 32F

09/22 12:30, , 33F
DAC chip本身不是都有做了?
09/22 12:30, 33F

09/22 12:32, , 34F
DAC也是吃一個外掛clk,可能掛個TCXO或是便宜點的crystal
09/22 12:32, 34F

09/22 12:32, , 35F
這個參考clk跟原始取樣設備的clk本身就可能有偏差了,例如
09/22 12:32, 35F

09/22 12:33, , 36F
前面舉的例子,除非有原始設備的clk signature,不然後面
09/22 12:33, 36F

09/22 12:33, , 37F
搞得再精準實際上也無法重現原始狀況
09/22 12:33, 37F

09/22 12:34, , 38F
不過...平常是沒有必要搞成這樣就是了...可能最近被客戶
09/22 12:34, 38F

09/22 12:34, , 39F
燒壞腦袋了也說不定 XD
09/22 12:34, 39F

09/22 12:35, , 40F
不過這個問題會顯現在jitter之上...
09/22 12:35, 40F

09/22 12:37, , 41F
jitter也會有類似的影響,不過不太一樣。再舉個爛例子
09/22 12:37, 41F

09/22 12:38, , 42F
原來有一個畫在1:1方格紙的正弦波,現在把它畫在對數方格
09/22 12:38, 42F

09/22 12:38, , 43F
上面,波形就是餐具...jitter在這個例子當中,就是偶爾用
09/22 12:38, 43F

09/22 12:39, , 44F
我以為這個問題會被包含在jitter裡面...
09/22 12:39, 44F

09/22 12:39, , 45F
10對數,偶爾用自然對數,偶爾用...看jitter糟到什麼程度
09/22 12:39, 45F

09/22 12:40, , 46F
我指的是中心頻率問題,跟dynamic jitter是兩回事 @_@
09/22 12:40, 46F

09/22 12:44, , 47F
如果這樣想呢?假設輸出端用12MHz clock,輸出48kHz的數據
09/22 12:44, 47F

09/22 12:45, , 48F
於是輸出端數250次剛好對到,而接收端如果是11.9MHz的clock
09/22 12:45, 48F

09/22 12:47, , 49F
變成247.9次不整除,所以會是九次數248步加上一次247步
09/22 12:47, 49F

09/22 12:47, , 50F
於是變成jitter... 這是考慮到接收端應該會想辦法跟輸出端
09/22 12:47, 50F

09/22 12:47, , 51F
同步...
09/22 12:47, 51F

09/22 12:48, , 52F
我瞭解了,原來我們在說不同的東西 XDD
09/22 12:48, 52F

09/22 12:48, , 53F
原來我說的是sampler取樣時間跟DAC重建的clk不一樣
09/22 12:48, 53F

09/22 12:49, , 54F
這樣一來一往重建出來的波形就跑掉了...
09/22 12:49, 54F

09/22 12:49, , 55F
中心頻率亂跑,又不考慮與前端同步的話,會直接爆音吧?XD
09/22 12:49, 55F

09/22 12:51, , 56F
沒有精準wcm的情況下,失真在一開始取樣的時候就已經發生
09/22 12:51, 56F

09/22 12:51, , 57F
後面的部分又是另外一段故事...XD
09/22 12:51, 57F

09/22 12:52, , 58F
就跟轉速不穩的卡帶機錄音,綠出來的聲音就是爛的,後面用
09/22 12:52, 58F

09/22 12:53, , 59F
非常精準的卡帶機去放也無從重建...
09/22 12:53, 59F

09/22 12:53, , 60F
數位訊號傳輸如果前後的clock不一致,會三不五時傳錯吧 XD
09/22 12:53, 60F

09/22 12:54, , 61F
就像是撥黑膠用錯轉速 XD
09/22 12:54, 61F

09/22 12:55, , 62F
傳輸的話...微小差異通常是不會造成錯誤,不過這中間會有
09/22 12:55, 62F

09/22 12:56, , 63F
clk要跟隨哪一邊的問題,當master的那端剛好jitter很爛就
09/22 12:56, 63F

09/22 12:56, , 64F
糟糕了...
09/22 12:56, 64F

09/22 12:57, , 65F
所以就是 WCM + G-0Rb 出場的時機了 XD
09/22 12:57, 65F

09/22 12:57, , 66F
信號本身可能判讀無誤,但是怕phase noise溜到後級去
09/22 12:57, 66F

09/22 12:58, , 67F
這種問題交給小朋友就對了 (讚
09/22 12:58, 67F

09/22 12:59, , 68F
前端爛,phase noise就很難救了吧... 難道要靠大buffer XD
09/22 12:59, 68F

09/22 13:02, , 69F
(有器材出場數量越來越多的感覺XD)
09/22 13:02, 69F

09/22 13:03, , 70F
(超重量級VRDS讀取機構閃亮登場XD)
09/22 13:03, 70F

09/22 13:13, , 71F
所以原PO先來一台原子鐘吧 (大誤
09/22 13:13, 71F

09/22 13:30, , 72F
QQ"
09/22 13:30, 72F

09/22 13:30, , 73F
沒錢 TAT
09/22 13:30, 73F
文章代碼(AID): #1GNJ46Kl (Headphone)
文章代碼(AID): #1GNJ46Kl (Headphone)