Re: [問題] 何謂二維解碼結構

看板CSSE (電腦科學及軟體工程)作者 (新手上路)時間14年前 (2010/12/08 06:40), 編輯推噓0(000)
留言0則, 0人參與, 最新討論串2/3 (看更多)
※ 引述《saka037 (蝙輻超人)》之銘言: : 這是今年普考計算機概論的一個問題~ : 對於一個8K * 4的隨機存取記憶體(RAM),若採二維解碼結構(2-dimentional : decoding structure),則所需的最少解碼電路為: : (A)一個五輸入線解碼器,一個八輸入線解碼器 : (B)一個六輸入線解碼器,一個七輸入線解碼器 : (C)一個六輸入線解碼器,一個九輸入線解碼器 : (D)一個七輸入線解碼器,一個八輸入線解碼器 : 答案是B : 關於這一題我是完全不知道在問什麼~我計概的書本裡也沒翻到類似的 : 所以可否請各位前輩們給個方向讓我參考,如有相關資料更好,謝謝~~ 用Google搜尋到之前saka037問過此題目 有熱心的鄉民們回覆了 想再請問一下 因為看不懂 > < 「因為B的cost比A低」 「題意應該說明使選用的解碼器內部gate數為最少者」 「2的6次方+2的7次方最小」(國考板的推文) 以上推文是怎麼算出來的? 另外8K * 4的4是指資料線 在這題4是否用不到,只會用到8K(2^13)裡的13? 那為啥選6+7,而不是5+8? 以上疑問,感謝解答 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 59.112.231.162
文章代碼(AID): #1C_hVHHS (CSSE)
討論串 (同標題文章)
本文引述了以下文章的的內容:
以下文章回應了本文
完整討論串 (本文為第 2 之 3 篇):
文章代碼(AID): #1C_hVHHS (CSSE)