[情報] AMD與TSMC合作的3D Chiplet分析

看板PC_Shopping (個人電腦購買)作者 (找尋人與人的鍵結)時間4年前 (2021/06/01 22:14), 編輯推噓21(21081)
留言102則, 23人參與, 4年前最新討論串1/2 (看更多)
https://tinyurl.com/4bay94m3 AnandTech上 Dr. Ian Cutress 針對蘇媽在Computex Keynote演講揭露的新科技 與台積電共同開發的3D V-Cache technology的介紹與分析 技術簡介: 1. 這項科技是將cache以3D堆疊在上方 讓每個核心可以擁有的cache增加 以目前的Ryzen 5900X做展示 原先每個chiplet可以有32MB的cache 在上方堆疊64MB的Cache後就有96MB的cache 12核/16核的處理器因為有兩組的chiplet 全部將會有192MB的cache 2. 5900X+這項技術的樣品遊戲效能展示平均能增加15%的FPS (四款遊戲平均) AnandTech的分析: 1. 當尺寸微縮越來越艱難時,未來表現會越來越需要這樣的新設計來提升效能 2. 沒有預料到AMD會在此時做這樣的宣布,AMD與台積電合作3D Fabric已有一段時間, 但沒有想到這麼快就會看到桌上處理器的樣品 3. 這明顯是台積電3D Fabric裡的SoIC Chip-on-Wafer,台積電已經展示過12層的技術, 這邊只用了2層,但台積電展示用的是non-active layers。這樣堆疊的疑慮是散熱, 而cache適合這樣堆疊,因為不會增加太多散熱的需求。 4. AMD和Intel在3D堆疊的方式有了分岐,AMD用的是矽穿孔(Through Si Via, TSV) Intel用的是microbumps。TSV與microbumps相比,AMD可以擁有比較高的頻寬傳輸和 較佳的功耗。Microbumps做為chiplet的連結,會耗費較多體積與電力,但也讓Intel 可以把邏輯單元同時放在上下兩個die。通常會喜歡把logic放在上方的die以利散熱 ,但把邏輯單元拉離載板也意味著需要由下往上做電力傳輸。為了把兩種技術的優點 結合,現在Intel和TSMC都有類似的計畫要把microbumps和TSV融合在一起。 5. 如果AMD也是用7nm製程做上方的cache,經計算每個處理器將會需要多45%的晶圓面積 ,在晶片短缺如此嚴重之際,可能會影響AMD願意採用這樣設計的產品數。因此AMD 說會先在"最高端"的產品應用這項科技。 6. 在效能進步方面,cache的增加會幫助遊戲表現,但是在其他應用方面就沒有太大幫助 。這可以從Intel的Broadwell處理器測試看出,其具有128MB的L4 cache,但只在遊戲 和壓縮/解壓縮上有明顯進步。AMD以後怎麼在遊戲以外的應用賣這個技術將很有趣。 7. 最後是時間軸,AMD說運用這項技術的產品將在年底量產,但這不確定會不會是Zen4 。Zen4用的是5nm製程,而AMD展示堆疊的cache是7nm製程。AMD是要7nm+7nm還是5nm+ 7nm目前還不知道,但作者推測AMD也許會把這項技術應用在比目前Ryzen桌面處理器 更高貴的處理器。 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.161.215.181 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/PC_Shopping/M.1622556857.A.754.html

06/01 22:17, 4年前 , 1F
什麼 只用了兩層功力
06/01 22:17, 1F

06/01 22:18, 4年前 , 2F
繼續等
06/01 22:18, 2F

06/01 22:26, 4年前 , 3F
基本上應該還是Server為主啦 AMD這
06/01 22:26, 3F

06/01 22:26, 4年前 , 4F
樣設計的好處就是這種強化的CCD 每
06/01 22:26, 4F

06/01 22:26, 4年前 , 5F
個平台都能換上去 哪天料太多家用
06/01 22:26, 5F

06/01 22:26, 4年前 , 6F
隨便下放都可以有產品 高度也調成
06/01 22:26, 6F

06/01 22:27, 4年前 , 7F
跟沒cache差不多 基本上就是替換料
06/01 22:27, 7F

06/01 22:27, 4年前 , 8F
的感覺 換上CCD"+" 就變更屌的CPU
06/01 22:27, 8F

06/01 22:28, 4年前 , 9F
比較大的問題就3DIC良率應該不好
06/01 22:28, 9F

06/01 22:28, 4年前 , 10F
製程也多好幾道 成本不低 最後終端
06/01 22:28, 10F

06/01 22:28, 4年前 , 11F
價格應該不會好看
06/01 22:28, 11F

06/01 22:37, 4年前 , 12F
溫度呢?
06/01 22:37, 12F

06/01 22:44, 4年前 , 13F
運算單元上只疊了一層薄薄的dummy
06/01 22:44, 13F

06/01 22:44, 4年前 , 14F
溫度應該沒影響拉 應該
06/01 22:44, 14F

06/01 23:09, 4年前 , 15F
Broadwell用的是edram L4,和一開始
06/01 23:09, 15F

06/01 23:09, 4年前 , 16F
就為3dic設計的sram L3差很多捏,傳
06/01 23:09, 16F

06/01 23:09, 4年前 , 17F
統2d sram在增加容量後,雖然hit ra
06/01 23:09, 17F

06/01 23:09, 4年前 , 18F
te會增加,但因為面積變大,繞線長
06/01 23:09, 18F

06/01 23:09, 4年前 , 19F
,所以延遲也會變大。3dic可以有效
06/01 23:09, 19F

06/01 23:10, 4年前 , 20F
減少繞線長度,所以容量增加,延遲
06/01 23:10, 20F

06/01 23:10, 4年前 , 21F
卻不會增加太多
06/01 23:10, 21F

06/01 23:12, 4年前 , 22F
當然啦,如果你原本的應用就已經塞
06/01 23:12, 22F

06/01 23:12, 4年前 , 23F
得下L3,或是頻寬使用不高,資料預
06/01 23:12, 23F

06/01 23:12, 4年前 , 24F
取能及時把資料搬進L3,那你就看不
06/01 23:12, 24F

06/01 23:12, 4年前 , 25F
到大L3的好處
06/01 23:12, 25F

06/01 23:20, 4年前 , 26F
看文章描述 要是用上十二層功力 怕
06/01 23:20, 26F

06/01 23:20, 4年前 , 27F
不是像志志雄一樣 打15分鐘整個U就
06/01 23:20, 27F

06/01 23:20, 4年前 , 28F
要燒掉了
06/01 23:20, 28F

06/01 23:23, 4年前 , 29F
所以她可以直接當L3用嗎 看有些人
06/01 23:23, 29F

06/01 23:23, 4年前 , 30F
以為她只能當L4用
06/01 23:23, 30F

06/01 23:24, 4年前 , 31F
過TSV的latency不是也加蠻多的嗎?
06/01 23:24, 31F

06/01 23:30, 4年前 , 32F
你樓上樓下只隔了20um,可是你一層
06/01 23:30, 32F

06/01 23:30, 4年前 , 33F
樓是6x6mm,你覺得你上下樓比較快還
06/01 23:30, 33F

06/01 23:30, 4年前 , 34F
是跑到同一層對角線比較快?
06/01 23:30, 34F

06/01 23:35, 4年前 , 35F
推整理跟翻譯!
06/01 23:35, 35F

06/01 23:50, 4年前 , 36F
tsm 3dic技術很久了 現在才有客戶真
06/01 23:50, 36F

06/01 23:50, 4年前 , 37F
的demo要量產
06/01 23:50, 37F

06/02 00:17, 4年前 , 38F
這肯定是可以當L3用的不然往原本的
06/02 00:17, 38F

06/02 00:17, 4年前 , 39F
SRAM上面堆就沒啥意義
06/02 00:17, 39F
還有 23 則推文
06/02 07:23, 4年前 , 63F
有點是AMD的恐慌之舉。現在這個樣子
06/02 07:23, 63F

06/02 07:23, 4年前 , 64F
放上層線更難走啊
06/02 07:23, 64F

06/02 07:24, 4年前 , 65F
有各種問題,成本又高,產能排擠,
06/02 07:24, 65F

06/02 07:24, 4年前 , 66F
除非AlderLake比想像強,不然無法
06/02 07:24, 66F

06/02 07:25, 4年前 , 67F
解釋。
06/02 07:25, 67F

06/02 07:27, 4年前 , 68F
這額外的L3是疊在原本的L3上 沒蓋
06/02 07:27, 68F

06/02 07:27, 4年前 , 69F
到CCD核心 散熱問題不嚴重
06/02 07:27, 69F

06/02 07:28, 4年前 , 70F
別想太多 單純就是拿成熟產品試一
06/02 07:28, 70F

06/02 07:28, 4年前 , 71F
下黑科技膠水的能耐 未來才好大量
06/02 07:28, 71F

06/02 07:28, 4年前 , 72F
應用
06/02 07:28, 72F

06/02 09:31, 4年前 , 73F
ohhhhhhh~~~~
06/02 09:31, 73F

06/02 09:49, 4年前 , 74F
不知道AMD想量產多少 但這個彈性
06/02 09:49, 74F

06/02 09:49, 4年前 , 75F
看起來還蠻大的 CCD跟有Cache的CCD
06/02 09:49, 75F

06/02 09:49, 4年前 , 76F
盡量做成能無痛交換的規格了
06/02 09:49, 76F

06/02 10:42, 4年前 , 77F
anandtech 這篇第一張圖就有寫了
06/02 10:42, 77F

06/02 10:43, 4年前 , 78F
去年初就發表過他要這樣弄
06/02 10:43, 78F

06/02 10:46, 4年前 , 79F
我倒覺得應該反過來看,amd可能認為
06/02 10:46, 79F

06/02 10:47, 4年前 , 80F
zen3上3d v-cache就能扛alderLake了
06/02 10:47, 80F

06/02 10:52, 4年前 , 81F
這種設計可能主要是給伺服器
06/02 10:52, 81F

06/02 10:53, 4年前 , 82F
和超級電腦、AI和Gaming
06/02 10:53, 82F

06/02 10:54, 4年前 , 83F
很多應用很吃記憶體
06/02 10:54, 83F

06/02 10:56, 4年前 , 84F
有3DIC,又可以區分出不同的產品線
06/02 10:56, 84F

06/02 10:58, 4年前 , 85F
像Ryzen, Ryzen pro, Ryzen extreme
06/02 10:58, 85F

06/02 10:59, 4年前 , 86F
也可以弄個EPYC 和 EPYC extreme
06/02 10:59, 86F

06/02 11:12, 4年前 , 87F
笑死 還恐慌之舉勒 真的夠恐慌就不
06/02 11:12, 87F

06/02 11:12, 4年前 , 88F
會再浪費時間出個XT來騙錢了啦
06/02 11:12, 88F

06/02 12:15, 4年前 , 89F
目前的消息都是說ryzen沒講到epyc
06/02 12:15, 89F

06/02 12:16, 4年前 , 90F
實際上產品規劃怎麼跑就不知道了
06/02 12:16, 90F

06/02 14:23, 4年前 , 91F
不過發布會也只有講到遊戲性能提升
06/02 14:23, 91F

06/02 14:23, 4年前 , 92F
其他應用有沒有提升也不知道
06/02 14:23, 92F

06/02 14:24, 4年前 , 93F
如果效果太單一化 其實也沒必要整
06/02 14:24, 93F

06/02 14:24, 4年前 , 94F
個產品線都上去
06/02 14:24, 94F

06/02 23:08, 4年前 , 95F
zen3在n年前開始設計的時候就已經規
06/02 23:08, 95F

06/02 23:08, 4年前 , 96F
劃好要用x3d L3,底層CCD連tsv pad
06/02 23:08, 96F

06/02 23:08, 4年前 , 97F
都預留好了,L3也是完全為3D打造,
06/02 23:08, 97F

06/02 23:08, 4年前 , 98F
怎麼可能是最近才加的啦
06/02 23:08, 98F

06/03 01:36, 4年前 , 99F
推台灣林先生
06/03 01:36, 99F

06/03 04:45, 4年前 , 100F
所以…以後還需要買記憶體嗎?
06/03 04:45, 100F

06/03 08:50, 4年前 , 101F
EHP越來越近 那肯定不只疊一層0.
06/03 08:50, 101F

06/03 08:50, 4年前 , 102F
0
06/03 08:50, 102F
文章代碼(AID): #1Wja2vTK (PC_Shopping)
文章代碼(AID): #1Wja2vTK (PC_Shopping)