[問題] 請問一般的cache miss penalty為多少？
有個問題想請教一下高手，我最近在做研究的實驗，需要用到這個數據，
不知道是否有人知道一般合理的 cache miss penalty 應設為多少 cycles？
假設是在 embedded system 的環境下，CPU 為 500MHz，
而 cache 只有 L1 無 L2，memory hit 的情況下，
只需要一般常見合理的數字即可，
謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 118.169.96.58
→
08/07 09:43, , 1F
08/07 09:43, 1F
→
08/07 12:48, , 2F
08/07 12:48, 2F
※ 編輯: tayyih 來自: 118.169.103.122 (08/07 12:49)
推
08/07 16:09, , 3F
08/07 16:09, 3F
→
08/08 22:47, , 4F
08/08 22:47, 4F
→
08/13 15:31, , 5F
08/13 15:31, 5F
CSSE 近期熱門文章
PTT數位生活區 即時熱門文章
