Re: [情報] AM5,CPU散熱器安裝教學

看板PC_Shopping (個人電腦購買)作者 (yuu)時間1月前 (), 編輯推噓29(29032)
留言61則, 18人參與, 1月前最新討論串3/3 (看更多)
※ 引述《oopFoo (3d)》之銘言: : https://i.imgur.com/w5YuSb9.jpg
: 沒有第三顆的空間,想要超過16c只能從Zen4c方面想辦法。 : : Zen4成本會非常的高,板子也會很貴(堆料堆滿),ddr5到年底應該也不會跟ddr4一樣便宜。 : : Zen4拼頻率拼成這樣,跌破大家眼鏡。dc,筆電都是省電比頻率重要,Zen4的設計理念令人疑惑,5ghz真的是魔戒嗎? 部份前文恕刪 老實說在CCD Die Shot出來之前 我對CCD的乳摸沒啥興趣就是 但我對新的IO Die比較有興趣 因為真的變太大了 https://i.imgur.com/4WacHI9.png
: 推 fu1vu03 : IO DIE製程少一半 體積一樣大 49.159.147.231 05/24 20:04 發文前看了一下COMPUTEX的YOUTUBE影片 我覺得是AMD相較於目前GF 12nm IO Die 塞了更多東西進去的關系 : → ShimaKazuya : 當然一樣大,不然內顯要塞哪裡 101.9.133.196 05/24 20:08 : 推 ltytw : 2CU又沒多少 125.224.93.133 05/24 20:11 : → ltytw : 那些面積大概是別的東西吧? 125.224.93.133 05/24 20:12 : → AreLies : PCIe也要面積的 122.117.70.8 05/24 20:14 : → AreLies : IO要提升 但是IO也吃DIE面積 122.117.70.8 05/24 20:15 : 推 rock0807 : 新的IOD有含內顯阿 223.137.93.132 05/24 20:52 老實說多了內顯 跟一些雜七雜八的 會比很多人想像中的佔了更多的Die Size就是了 舉個例子來說 這個是AMD Zen2 APU Renoir的Die Shot https://i.imgur.com/JfaAcTb.jpg
來源一樣是偉大的大神 Fritzchens Fritz https://www.flickr.com/photos/130561288@N04/albums 可以從圖片看到 相較Matisse跟Vermeer這種純CCD + IOD的配置 APU的中間偏右上區塊那8條橫的矩形面積 除了是多出來的VEGA的CU部份以外 還能看到緊靠CU右邊邊緣的ROP、上下各佔一小塊的Cache 跟下方很佔Die Size的ASIC,像是影像的編、解碼器 以及顯示輸出的控制器跟PHY 跟這些附屬建物(?)相比 VEGA 純CU部份所佔的面積,真的是小巫見大巫了 剛才打到最後要送出時 才發現很早以前已有高手已經畫好區域圖 比較詳細且清楚的區域圖,可以去techpowerup看 Reference: https://www.techpowerup.com/268747/amd-renoir-die-annotation-raises-hopes-of-desktop-chips-featuring-x16-peg 縮網址: https://tinyurl.com/2p83963h 再參考這次蘇媽在Computex上的影片 https://i.imgur.com/FjXzLrx.jpg
IO的部份從之前的DDR4 → DDR5 PCIe 4.0 → PCIe 5.0 USB 10Gbps → 20Gbps 14個 還多了Wifi 6e 由於USB沒寫清楚從CPU的直通部份給幾個 但我猜應該至少比上一代的Vermeer給4個 USB 10Gbps還多 再加上4個Port的顯示PHY... 我的感想是 這次IO Die真的塞了一大堆東西進去 除了CCD以外,應該都全包了 感覺AMD真的鐵了心要把CPU當SoC 跟Intel的設計風格真的愈差愈多了 只是因為頻率提升及加了PCIe 5.0進去 那個Infinity Fabric應更會更佔位子 再加上AMD在設計上,是把CCD跟IOD互連的部份 以及CCD跟顯示晶片互連的部份 全都是用Infinity Fabric相連 所以那個Die Size會變大真的不是很意外 但我總覺得AMD應該有額外塞了一些, 表面上沒看到的東西進去 像這個是Zen2 Matisse IO Die https://i.imgur.com/cs7rr2f.jpg
沒含內顯的IO Die,外圈那圈 扣除很明顯的記憶體控制器跟CPU相連的IF 就已經被剩下外圍那圈USB相關的部份佔了不少空間 所以我在想這次應該有塞了其他東西進去 不然以這顆IO Die的面積,對照GG 6nm的價格來說 我怎麼想都覺得那顆IOD應該便宜不到哪邊去... 已經快是Matisse CCD的兩倍大了 故意設計這麼大一顆IO Die,應該有其道理才對.... -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 118.168.187.54 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/PC_Shopping/M.1653504764.A.C03.html

05/26 03:02, 1月前 , 1F
一種可能是內顯沒全部啟用
05/26 03:02, 1F

05/26 03:03, 1月前 , 2F
還有一種可能是這個IOD是不是也有
05/26 03:03, 2F

05/26 03:03, 1月前 , 3F
DDR4的MCU?
05/26 03:03, 3F

05/26 04:28, 1月前 , 4F
mcu哪會大 儲存控制器與儲存才會大
05/26 04:28, 4F

05/26 08:34, 1月前 , 5F
內顯獨自拉出來一塊不會更省成本嗎
05/26 08:34, 5F

05/26 08:36, 1月前 , 6F
跟IO併成一塊看來6nm良率很高
05/26 08:36, 6F

05/26 08:49, 1月前 , 7F
如果我沒理解錯,這顆IOD是不是比
05/26 08:49, 7F

05/26 08:50, 1月前 , 8F
Core還大了? 這哪招
05/26 08:50, 8F

05/26 08:51, 1月前 , 9F
雖然之前也比Core大,但製程是低的,
05/26 08:51, 9F

05/26 08:51, 1月前 , 10F
現在製程同步還又更大....
05/26 08:51, 10F

05/26 09:08, 1月前 , 11F
看layout感覺是IO bound,所以就亂
05/26 09:08, 11F

05/26 09:08, 1月前 , 12F
塞吧,這代變大可能是IO更多了
05/26 09:08, 12F

05/26 09:40, 1月前 , 13F
你看發表會給出來的規格就知道IO塞
05/26 09:40, 13F

05/26 09:40, 1月前 , 14F
到滿出來了
05/26 09:40, 14F

05/26 09:44, 1月前 , 15F
地坪就那麼大你再拉出來沒地方放了
05/26 09:44, 15F

05/26 10:13, 1月前 , 16F
越看越不適合ITX
05/26 10:13, 16F

05/26 10:45, 1月前 , 17F
IO塞成這樣那還要南橋幹嘛
05/26 10:45, 17F

05/26 10:52, 1月前 , 18F
ITX搞不好還真的靠iod單幹就夠了
05/26 10:52, 18F

05/26 10:53, 1月前 , 19F
整個設計看來還是面向伺服器跟專業
05/26 10:53, 19F

05/26 10:53, 1月前 , 20F
市場 DT的CPU只是加減賣 不然一般
05/26 10:53, 20F

05/26 10:53, 1月前 , 21F
使用者哪裡需要這麼多IO
05/26 10:53, 21F

05/26 10:54, 1月前 , 22F
整個zen架構其實DT都是順便而已
05/26 10:54, 22F

05/26 11:07, 1月前 , 23F
因為DT只是順便而已
05/26 11:07, 23F

05/26 13:08, 1月前 , 24F
從 zen1 就是這樣了,不用晶片組
05/26 13:08, 24F

05/26 13:09, 1月前 , 25F
基本上該有的 I/O 都在 CPU 上有
05/26 13:09, 25F

05/26 13:10, 1月前 , 26F
當然要更多的話就要晶片組了
05/26 13:10, 26F

05/26 13:22, 1月前 , 27F
塞成這樣其實還是不夠用,畢竟要為
05/26 13:22, 27F

05/26 13:22, 1月前 , 28F
新一代高速記憶體的支援性及USB4.0
05/26 13:22, 28F

05/26 13:22, 1月前 , 29F
做準備
05/26 13:22, 29F

05/26 13:59, 1月前 , 30F
發表會上沒提到USB4但還是可能支援?
05/26 13:59, 30F

05/26 14:17, 1月前 , 31F
USB4應該是不支援,等改版,認證與
05/26 14:17, 31F

05/26 14:18, 1月前 , 32F
相容性應該這一版來不及。
05/26 14:18, 32F

05/26 14:46, 1月前 , 33F
可是為什麼x670e要兩塊晶片組
05/26 14:46, 33F

05/26 14:46, 1月前 , 34F
到底有多少東西要塞
05/26 14:46, 34F

05/26 14:52, 1月前 , 35F
就什麼都要黏 一個設計到底 黏兩個
05/26 14:52, 35F

05/26 14:52, 1月前 , 36F
晶片組就有更多io
05/26 14:52, 36F

05/26 14:53, 1月前 , 37F
也有好處拉 chipest代工的 只作一
05/26 14:53, 37F

05/26 14:53, 1月前 , 38F
種省點設計費
05/26 14:53, 38F

05/26 14:55, 1月前 , 39F
有沒有可能是IGPU規格給得不錯呢?
05/26 14:55, 39F

05/26 15:48, 1月前 , 40F
IO微縮不行已經很久了,所以才需要
05/26 15:48, 40F

05/26 15:48, 1月前 , 41F
chiplet。普通邏輯一個節點還可以
05/26 15:48, 41F

05/26 15:49, 1月前 , 42F
1.8的密度進步,io只有1.1左右。所
05/26 15:49, 42F

05/26 15:50, 1月前 , 43F
以就算12到6有兩個節點,光io只能縮
05/26 15:50, 43F

05/26 15:52, 1月前 , 44F
小到0.6~0.7左右,pcie5需求又更大
05/26 15:52, 44F

05/26 15:53, 1月前 , 45F
真的igpu可以給的空間所剩無幾。
05/26 15:53, 45F

05/26 15:54, 1月前 , 46F
6n的主要好處應該就是功耗跟頻率。
05/26 15:54, 46F

05/26 17:49, 1月前 , 47F
因為Zen架構的設計理念
05/26 17:49, 47F

05/26 17:49, 1月前 , 48F
一直是以Server為主 DT為輔 NB去死
05/26 17:49, 48F

05/26 17:51, 1月前 , 49F
所以那顆IOD應該也會在EPYC上看到
05/26 17:51, 49F

05/26 17:55, 1月前 , 50F
有些人在那叫什摸只給2CU
05/26 17:55, 50F

05/26 17:55, 1月前 , 51F
因為Server不會用內顯來打遊戲
05/26 17:55, 51F

05/26 17:55, 1月前 , 52F
DT才會
05/26 17:55, 52F

05/26 18:41, 1月前 , 53F
Server的IOD要大多了,原理一樣就是
05/26 18:41, 53F

05/26 19:27, 1月前 , 54F
既然IO都比照server了為什麼記憶體
05/26 19:27, 54F

05/26 19:27, 1月前 , 55F
不跟著變成四通道 屌打I家
05/26 19:27, 55F

05/26 19:29, 1月前 , 56F
四通沒意外一樣給HEDT,然後DC是8通
05/26 19:29, 56F

05/26 19:56, 1月前 , 57F
四通道的控制器面積,那麼小的基板
05/26 19:56, 57F

05/26 19:56, 1月前 , 58F
塞不下了
05/26 19:56, 58F

05/26 20:36, 1月前 , 59F
接下來是 售價爆炸 還是 毛利爆炸
05/26 20:36, 59F

05/26 20:40, 1月前 , 60F
當然是售價,DT市場沒必要降價
05/26 20:40, 60F

05/27 11:29, 1月前 , 61F
感謝說明
05/27 11:29, 61F
文章代碼(AID): #1YZdhym3 (PC_Shopping)
討論串 (同標題文章)
文章代碼(AID): #1YZdhym3 (PC_Shopping)