Re: [請益] 單晶片電路中pull high電阻的疑問
※ 引述《neutopia (journey)》之銘言：
: ※ [本文轉錄自 Electronics 看板 #1IEbBe_f ]
: 作者: neutopia (journey) 看板: Electronics
: 標題: [請益] 單晶片電路中pull high電阻的疑問
: 時間: Thu Sep 19 09:27:01 2013
: 大家好，
: 請問一般單晶片的應用電路中，
: GPIO接出來到別的元件或裝置，
: 常會有接電阻pull high到系統電源(以下標作VCC)或pull low到地，
: 然後因阻值不同而造成不同的特性，
: 譬如使用200 ohm或200K ohm 的pull high 電阻，
: 1.何者"pull high的能力較強"?
: ( 這句話的意思是說因為從VCC上串一顆電阻造成分壓，
: 導致GPIO端的電位改變嗎?
: 假設GPIO default為high,
: VCC是3.3V,
: 所以pull high電阻應該用越小這樣才不會造成GPIO端的電壓過低，
: 導致hi/low 準位判定失效? )
I/O如果設定為Input,它的狀態是Floating,
要給它一個Pull high,MCU才知道"0" 或 "1",
電阻影響到抗雜訊能力還有反應時間,
理論上阻值小效果比較好,不過還是要跟功耗去做取捨,
如果對上升下降時間不是很要求,
MCU內部Pull High打開就好
: 2.何者較耗電?
: 電阻越小的話從VCC流進來的電流越多所以越耗電?
阻值越小,越耗電
V = I * R
: 3.若連接的不是GPIO而是像I2C, UART這類的port,
: 何者會讓波形變形較嚴重?
I2C,UART只是前面有一些Timer的硬體自動幫我們處理訊號
I/O原理也是一樣的
(I2C的部份,先Google一下什麼是Open dream)
: 抱歉小弟是半路出家軟體轉韌體, 欠缺這類的基礎知識....
: 謝謝~~
--
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 114.25.9.38
※ 編輯: maxpower 來自: 114.25.9.38 (09/19 12:56)
推
09/20 01:05, , 1F
09/20 01:05, 1F
→
09/20 11:54, , 2F
09/20 11:54, 2F
推
09/22 00:57, , 3F
09/22 00:57, 3F
推
09/22 01:32, , 4F
09/22 01:32, 4F
→
09/22 01:33, , 5F
09/22 01:33, 5F
→
09/22 01:34, , 6F
09/22 01:34, 6F
→
09/22 01:35, , 7F
09/22 01:35, 7F
→
09/22 01:35, , 8F
09/22 01:35, 8F
→
09/22 01:36, , 9F
09/22 01:36, 9F
推
09/24 01:00, , 10F
09/24 01:00, 10F
→
09/24 01:00, , 11F
09/24 01:00, 11F
推
09/25 00:33, , 12F
09/25 00:33, 12F
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 2 之 2 篇)：
ASM 近期熱門文章
PTT數位生活區 即時熱門文章
