討論串[問題] verilog自學線上課程或書本推薦
共 2 篇文章
首頁
上一頁
1
下一頁
尾頁

推噓5(5推 0噓 17→)留言22則,0人參與, 最新作者Lenient時間8年前 (2016/08/24 20:58), 8年前編輯資訊
0
2
0
內容預覽:
目前碩班要求必須會verilog. 但小弟大學非本科所以沒學過程式... 也不知道該怎麼學起. 買書來看感覺都是當成有程式基礎的人來教... 拜託大大是否有推薦的線上課程可以學習呢?. 謝謝大大們幫忙. --. 發信站: 批踢踢實業坊(ptt.cc), 來自: 118.233.28.244.
(還有331個字)

推噓4(4推 0噓 12→)留言16則,0人參與, 最新作者andy14 (Andy)時間8年前 (2016/08/25 20:57), 編輯資訊
0
0
0
內容預覽:
我看你4bit adder寫得差不多了 基本概念也就這樣. 這裡還是大概講一下題目的硬體要怎麼組合出來. 首先當然就是確定in,output. input有a0~3, b0~3, Ci; output有s0~3跟Co. 先宣告IO. module decAdder(input a3, a2, a1,
(還有741個字)
首頁
上一頁
1
下一頁
尾頁