[問題] Verilog program 宣告

看板Programming作者 (gecer)時間7年前 (2017/05/29 18:53), 編輯推噓1(100)
留言1則, 1人參與, 最新討論串1/1
http://www.asic-world.com/systemverilog/sema_mail_events3.html program event_t; event try_event; ................ 請教一下 小弟看到有這樣的宣告 program event_t , 但是iverilog 卻顯示 syntac error 請問verilog 有這樣的語法嗎? -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.34.174.37 ※ 文章網址: https://www.ptt.cc/bbs/Programming/M.1496055215.A.B28.html

05/30 07:46, , 1F
這是libary吧 你應該沒有
05/30 07:46, 1F
文章代碼(AID): #1PA_slie (Programming)
文章代碼(AID): #1PA_slie (Programming)