[問題] Verilog @() 疑問

看板Programming作者 (gecer)時間7年前 (2017/05/29 18:26), 編輯推噓1(101)
留言2則, 1人參與, 最新討論串1/1
小弟在參考verilog code 絕大多數都是 always @(.....) 有時候會看到 inital begin @(...) end 前面沒有帶alway 請教這是什麼意思? -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.34.174.37 ※ 文章網址: https://www.ptt.cc/bbs/Programming/M.1496053565.A.30E.html

05/29 18:47, , 1F
模擬用的吧 印象中
05/29 18:47, 1F

05/29 18:48, , 2F
沒有就是執行一次
05/29 18:48, 2F
文章代碼(AID): #1PA_SzCE (Programming)
文章代碼(AID): #1PA_SzCE (Programming)