[問題] Verilog @() 疑問
小弟在參考verilog code 絕大多數都是
always @(.....) 有時候會看到
inital
begin
@(...)
end
前面沒有帶alway 請教這是什麼意思?
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.34.174.37
※ 文章網址: https://www.ptt.cc/bbs/Programming/M.1496053565.A.30E.html
推
05/29 18:47, , 1F
05/29 18:47, 1F
→
05/29 18:48, , 2F
05/29 18:48, 2F
Programming 近期熱門文章
PTT數位生活區 即時熱門文章