[問題] verilog小問題
請教一下
以RTL的角度來看，FSM中的state可以為空的嗎?
也就是什麼都不寫
如果可以那他又會合出什麼東西來呢?
謝謝指教
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 220.132.194.51
→
10/23 02:38, , 1F
10/23 02:38, 1F
→
10/23 02:39, , 2F
10/23 02:39, 2F
→
10/23 02:40, , 3F
10/23 02:40, 3F
→
10/23 08:31, , 4F
10/23 08:31, 4F
→
10/23 09:42, , 5F
10/23 09:42, 5F
推
10/26 19:22, , 6F
10/26 19:22, 6F
→
10/26 23:16, , 7F
10/26 23:16, 7F
PLT 近期熱門文章
PTT數位生活區 即時熱門文章
