看板 [ Headphone ]
討論串[討論] USB DAC的架構
共 4 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#1
[討論] USB DAC的架構
推噓3(3推 0噓 6→)留言9則，0人參與, 最新作者pipi5867 (夏影真是太好聽了..)時間16年前 (2009/06/05 23:17), 編輯資訊
0
0
0
內容預覽:
※ [本文轉錄自 Audiophile 看板]. 作者: pipi5867 (夏影真是太好聽了..) 看板: Audiophile. 標題: Re: [討論] USB DAC的疑問. 時間: Fri Jun 5 23:16:06 2009. 剛剛看到推文..好奇去找了一下目前bulk mode的us
(還有1037個字)
#2
Re: [討論] USB DAC的架構
推噓1(1推 0噓 2→)留言3則，0人參與, 最新作者pipi5867 (夏影真是太好聽了..)時間16年前 (2009/06/06 01:28), 編輯資訊
0
0
0
內容預覽:
看了推文,才發現有個盲點. 那就是bulk mode也不是萬能的. usb dac會產生jitter最重要的兩個地方在於. (當然,採用PCM 2702這種接收+DA一體的是論外). 1.USB-->USB DAC接收晶片. 2.接收晶片-->DA晶片. 1.的話,bulk mode可以解決掉. 2
(還有71個字)
#3
Re: [討論] USB DAC的架構
推噓3(3推 0噓 1→)留言4則，0人參與, 最新作者aztec1234 (調適生活)時間16年前 (2009/06/06 11:27), 編輯資訊
1
0
0
內容預覽:
分兩個部分講.... ==. 嚴格來說，USB <--> USB之間的Jitter不是問題，. 因為USB的NRZI編碼方式等同於讓Receiver端根據傳送過來的資料去調整clock. 真正的問題是發生在，. USB怎麼去做Clock Synchronization，. 而不是專注在USB傳輸中的
(還有1283個字)
#4
Re: [討論] USB DAC的架構
推噓6(6推 0噓 62→)留言68則，0人參與, 最新作者aztec1234 (調適生活)時間16年前 (2009/06/06 16:04), 編輯資訊
0
0
0
內容預覽:
看到K兄的推文再來分享一下好了. 小弟以前碩士論文作PLL的，CDR算是PLL的一種應用. CDR的全名叫Clock/Data Recovery，這是一種通稱，. 根據不同的系統，它的電路會有很多差異. USB制定的三種Clock Synchronize模式就是在針對isochronous mode
(還有876個字)
首頁
上一頁
1
下一頁
尾頁