討論串[問題] DAC clock設定中的PLL1/PLL2模式
共 2 篇文章
首頁
上一頁
1
下一頁
尾頁

推噓1(1推 0噓 1→)留言2則,0人參與, 最新作者overdoingism (做過頭主義)時間12年前 (2013/11/27 14:42), 編輯資訊
0
0
0
內容預覽:
大意是,採用 PLL2 模式時,. 如果你的數位訊源的訊號時脈 (clock) 的相對誤差太大,. 超過 PLL可以處理恢復的程度,那麼將無法同步 (沒法正常播放啦)。. 至於要怎樣搭配才不會有問題,那就要看數位訊源,. 他的時脈產生器精度與品質,與你的 DAC 誤差是否夠小。. 不過在沒有詳細數據

推噓0(0推 0噓 0→)留言0則,0人參與, 最新作者Townshend (pete)時間12年前 (2013/11/27 13:09), 編輯資訊
0
0
0
內容預覽:
我看說明書寫PLL2模式才會用到built-in high-precision crystal oscillator. 但是下面又寫 If the clock frequency of the incoming digital. signal exceeds the tolerance of the
(還有96個字)
首頁
上一頁
1
下一頁
尾頁